日　時 ※詳細の時間は下記を ご参照ください。 「PCI Express セミナ」 2007年 9月3日（月） 13:00～17:30   【終了いたしました】 「DDR セミナ」 2007年 9月4日（火） 13:00～17:30   【終了いたしました】 会場 ベルサール神田   住所： 東京都千代田区神田美土代町7 住友不動産神田ビル3階   交通： 「小川町駅」徒歩2分（新宿線） 「淡路町駅」徒歩2分（丸ノ内線） 「新御茶ノ水駅」徒歩2分（千代田線） 「神田駅」徒歩6分（JR線・銀座線） 「大手町駅」徒歩8分（半蔵門線・東西線・三田線・千代田線） → 会場アクセス 受 講 料 無料（事前申込制） お申し込み方法 上記「日時」よりご登録下さい。 ※同業他社のお申し込みはご遠慮ください。 申込締切 定員になり次第締め切らせていただきます。 お早めにお申し込みください。 定　員 120名 主　催 アジレント・テクノロジー株式会社　電子計測本部 お申し込みに関する お問い合わせ先 アジレント・テクノロジー（株） セミナ事務局 お問い合わせ時間：月曜日～金曜日までの9：00～17：00（祭日を除く） e-mail：agilent@cgc.co.jp ※会場での無断写真撮影および資料の無断転載は堅くお断りいたします。 9/3（月）PCI Expressセミナ 13:00～ 受 付 13:30～14:15 Session1 「迅速かつ確実にPCI Express を実現する方法とは？」 講師：日本アルテラ株式会社 プロダクト・マーケティング・エンジニア　銭　巍 様 なぜ高速データ通信において、PCI Expressが必要とされているのか？PCI Expressを確実にかつ容易に実現するには何が必要なのか？これらの疑問および不安を解消するアルテラの包括的なPCI Expressソリューションを紹介します。さらに、トランシーバ内蔵FPGA、あるいは汎用FPGA＋外部PHYチップによる実現手法の特長、設計リスクの低減と迅速なTime-to-Marketを実現するためのIPコア、開発キット、およびリファレンス・デザインを含めた完全なPCI Expressソリューションについても説明します。 14:15～15:00 Session2 「PCI Express信号品質評価の基本」 講師：弊社 電子計測本部　アプリケーション・エンジニアリング部　荒井　信隆 PCI Expressでは高速の差動シリアル伝送方式が採用されており、測定評価手法においても従来とは異なるアプローチが必要となります。このセッションではPCI Express信号品質評価の基本についてご紹介します。またPCI-SIGのコンプライアンス・テストの概要もご紹介します。なお、このセッションはこれからPCI Expressに取り組む皆様を対象とした内容で、弊社の過去のセミナ内容と重複する部分があります。 15:00～15:30 休 憩 15:30～16:15 Session3 「PCI Express論理層評価の基本」 講師：弊社 電子計測本部　アプリケーション・エンジニアリング部　里見　尚志 PCI Expressでは物理層評価以外にも基本的なリンクの動作確認からパフォーマンス測定、エラーケースの検証など、 プロトコルレベルの評価も開発段階から検討しておく必要があります。このセッションではこれからPCI Expressに取り組まれる方に向けて、 論理層テストで重要なポイントであるプロービング手法や測定器に必要とされる機能を解説します。またエクセサイザを用いた、リンク性能に影響を及ぼす要因とその検証方法の例についてもご紹介します。 16:15～17:00 Session4 「PCIe搭載高速I/Fボード開発のポイント」 講師：東京エレクトロンデバイス様 　電子機器の発展に伴い、機器が処理しなければならない情報量は増加し、データ伝送ではPCI Express®をはじめDDR2メモリや光などへの高速伝送が必要となります。東京エレクトロンデバイスでは、Virtex-5 LXTを搭載し、これらインターフェースを実装した評価ボードのリリースに伴い、本ボードの開発におけるポイントや関連ソリューションなどを説明致します。 17:00～17:30 製品閲覧 9/4（火）DDRセミナ 13:00～ 受 付 13:30～14:15 Session1 「高速メモリバスの設計・評価の注意点」 講師：エルピーダメモリ様 それぞれのマーケットセグメントで使用されるDRAMのロードマップとエルピーダで提供しているDRAMのご紹介に加え、既に市場でも大きな需要が見込まれる高速DDR2 SDRAMの機能説明とその使用方法について、PCB上のDDR2回路とバスの配線トポロジーを含めて解説します。 14:15～15:00 Session2 「FPGA高速メモリコントローラ設計」 講師：東京エレクトロンデバイス様 SDR SDRAMからDDR/DDR2 SDRAMへのリプレースが必須となりつつある昨今、FPGAを用いた高速メモリインタフェースが多用されています。本セッションでは、最新FPGAデバイスを中心とした高速メモリインタフェースの設計手法、更に667Mbpsをターゲットとした評価ボード開発を通じて培ったノウハウや注意事項を解説します。 15:00～15:30 休 憩 15:30～16:15 Session3 「DDR2 から DDR3 へ：アルテラのFPGAが提供する最先端DDRソリューション」 講師：日本アルテラ株式会社 プロダクト・マーケティング・マネージャ　橋詰　英治 様 DDR3 はDDR2に比べて更なる高速化および低消費電力化を実現する最先端の次世代メモリ・デバイスです。アルテラの Stratix® III FPGAファミリ は、JESD79-3 JEDEC DDR3 SDRAM に準拠する業界唯一のFPGAであり、広範な通信、コンピューティング、および画像処理アプリケーションに不可欠な要素である DDR3 メモリの高性能と低消費電力がもたらす利点を設計者に提供します。本セッションでは、Stratix III に搭載されたDDR3 インタフェースのための様々な専用機能を紹介すると共に、DDR2でも直ぐに活用可能な独自のオート・キャリブレーションPHY機能、および低消費電力化のアプローチを紹介します。 16:15～17:15 Session4 「DDRメモリの物理層測定手法」 講師：弊社　電子計測本部　アプリケーション・エンジニアリング部　依田　達夫 DDRメモリの信号品質評価では、Write/Read信号の双方向Dataバスにおいて、Write/Read信号を切り分けるためのトリガテクニックなど、特有の難しさがあります。DDRメモリの波形品質評価の手法だけでなく、システムに組み込んだ際のメモリバスでの障害解析の一例や、Mixed Signal Oscilloscopeを用いた例など、デバッグの最新評価手法をご紹介します。 17:15～17:30 製品閲覧