|
拝啓
平素は格別のお引き立てを賜り厚く御礼申し上げます。
さて、この度弊社では昨年ご好評を頂きました「EEsof EDA フォーラム」を今年も開催させていただく運びとなりましたのでご案内申し上げます。
今年のフォーラムでは、
＊ DFY(Design For Yield )への対応を考慮したRF-IC設計評価、モデリング
＊ カップリングの影響を考慮した効率的モジュール、ボード設計
＊ Jitter、シグナル・インテグリティの問題を考慮した正確で効率的な高速ディジタル回路設計
など、現状の高周波回路設計に関する問題点に対するソリューションを中心に、計測による実測をうまく取り入れた弊社のEDAソリューションを、具体例と共にご紹介致します。
また、ADS、GoldenGate、Genesys、電磁界シミュレータ・ラインナップ等、弊社EDAソリューションの最新情報およびRoadmapのご紹介をさせて頂きます。
時節柄ご多忙のこととは存じますが、万障お繰り合わせの上、ご来場賜りますようお願い申し上げます。
敬具
アジレント・テクノロジー株式会社
電子計測本部マーケティングセンタ長
伊藤 由朗 |
